RS-485 是为众多工业通信系统（例如 PROFIBUS 系统）或连接设备（例如 PLC、SCADA 系统、RTU 或 MODBUS 系统）选择的物理层标准。高速和超高速 RS-485 数据链路通常采用相对简单的配置，例如单点或并行点对点、全双工或半双工或多点，如图 1所示。
图 1高速 RS-485 链路的典型配置。
这些简单的图表隐藏了大量的设计考虑因素，从每个节点的收发器选择和电路板布局到电缆选择和互连几何形状。为了满足终用户对更高数据速率和更长电缆长度的需求，同时确保将可识别的数据错误降至，必须考虑并优化所有这些方面。本文探讨了工程师在进行高速数据传输时应牢记的关键设计考虑因素，提供了一个总线节点设计示例以及一般设计指南和布局建议。
以抖动形式出现的信号衰减是限制实际电缆长度的关键因素。这种信号抖动是驱动器和接收器脉冲偏斜以及模式相关电缆偏斜的结果。驱动器和接收器脉冲偏移是驱动器和接收器上升沿和下降沿的传播延迟差异。
位模式相关的电缆偏移是由不同的位序列引起的总线上信号上升和下降时间的变化。数据脉冲响应与位模式相关的偏移，包括振幅损失、圆边、时间位移以及脉冲“拖尾”到相邻位间隔中。
应用数据编码方案，例如曼彻斯特、8b/10b 或 33hex，有助于减少抖动。对数据流进行编码会在数据流中引入转换，以便更均匀地对电缆电容充电和放电，并生成更一致的信号幅度。但是，由于数据编码缩短了电缆电容的充放电时间，从而降低了总线信号幅度。
收发器选择
为了向接收器提供可靠的输入信号，建议使用具有大差分输出电压 (V OD ) 和低偏移的高速收发器。大 V OD 克服了由于电缆衰减、数据编码和共模负载导致的信号幅度降低，并确保远程接收器输入端有足够的噪声容限。
对于低压设计，请注意所谓的“穷人”3V 收发器，其输出级只能在高于 4V 的电源电压下提供符合 RS-485 标准的输出电压。在较低的电源轨下，晶体管效率急剧下降，产生的 V OD 比 RS-485 要求的值 1.5V 低 40%。如此低的输出不会产生足够的噪声容限来触发远程接收器。
Intersil 高速收发器系列具有非常高的输出驱动能力，其 V OD 范围从 4.5V 电源时指定 1.5V 的 160% 到 3.0V 电源时的 100%，从而提供真正的 3V RS-485 兼容驱动能力。在工作温度下测得的典型 V OD对于 3V 收发器超出 RS-485 要求 27%，对于 5V 收发器超出 70% 至 93%。
此外，小的脉冲偏移可限度地减少收发器对数据链路总抖动预算的影响。所有 Intersil 高速收发器均规定脉冲偏移为 1.5ns。此外，在同步应用中也是一个重要考虑因素的部件间偏差优于 4ns。
