SiNx太薄，银浆烧穿Poly层，太厚接触电阻飙升600倍：ISFH揭示破解思路

SiNx太薄，银浆烧穿Poly层，太厚接触电阻飙升600倍ISFH揭示破解思路

关键词#SiNx覆盖层·#POLO接触·#接触电阻·#蚀刻坑·#烧结温度

做TOPCon的工艺人，都遇到过这种两难 SiNx镀薄了，担心银浆烧穿钝化层，Voc往下掉；镀厚了，又怕接触电阻飙上去，FF扛不住。 薄了也怕，厚了也怕——到底多厚是"刚刚好"？

2022年，ISFH（德国哈梅林太阳能研究所）的Min Byungsul团队在AIP Conference Proceedings上发表了一篇研究，用POLO钝化接触（即TOPCon的学术命名，本质是超薄氧化层+掺杂多晶硅的poly-Si/SiOx结构）把这个问题拆开了。

核心结论不复杂SiNx厚度和烧结温度是"配对"的。厚度变了，温度就得跟着调。只动一个不动另一个，不是Voc掉就是FF垮。

实验怎么做的？

ISFH用的是p型CZ硅片，在电池背面做n型POLO接触（隧穿氧化层+磷掺杂多晶硅）。

关键变量是两个

背面SiNx覆盖层厚度从40nm到80nm不等峰值烧结温度790°C到810°C之间调整

然后测两样东西接触电阻率ρc（TLM法）和电池IV参数。

前面我们聊过JA Solar那篇2016年的论文，讲的是正面SiNx减反膜的化学组成（Si/N比）如何影响银浆接触。ISFH这篇2022年的工作，讲的是背面SiNx覆盖层的物理厚度如何影响银浆接触——两篇拼在一起，正面膜和背面膜两个维度的"化学成分"和"物理厚度"就齐了。

第一个结论SiNx太厚，银浆"烧不透"

先看一组数据。

所有样品在800°C峰值温度下烧结，只改变背面SiNx覆盖层厚度

SiNx厚度ρc中位数 (800°C)状态40nm~1mΩ·cm²很低50nm~1.5mΩ·cm²开始上升60nm~7mΩ·cm²明显上升70nm~30-40mΩ·cm²过渡区，电阻陡升80nm~600mΩ·cm²比40nm时高了近600倍

翻译成产线语言银浆在烧结时能"烧穿"的SiNx厚度是有限的。超过了这个极限，银浆就够不到下面的多晶硅层，接触电阻直接起飞。

SEM图像给出了直接证据

40nm SiNx银浆完全烧穿了SiNx和多晶硅层，在多晶硅上留下大量微米级蚀刻坑。多晶硅被局部完全去除——接触是好了，但钝化层被破坏了。

80nm SiNx只有极少量、极小的蚀刻坑，没有多晶硅被完全去除的区域——钝化保住了，但接触电阻高了近600倍（约2.8个数量级），FF基本废了。

ISFH的结论很直白SiNx厚度存在一个最佳区间——50-60nm之间。太薄，银浆烧穿钝化层，Voc崩；太厚，银浆烧不透，接触电阻飙。

第二个结论厚度和温度是"配对"的

ISFH没有停在"50-60nm最好"这个结论上。他们继续问了一个产线上更现实的问题

如果SiNx厚度变了，烧结温度要不要跟着变？

他们选了55nm和60nm两组，分别在790°C到810°C之间做温度扫描。

结果非常清楚

55nm SiNx800°C时FF最高，效率最好。温度低了接触不够，温度高了钝化开始受损。60nm SiNx805-810°C时FF最高。因为SiNx更厚，需要更高温度才能让银浆"烧透"。

翻译成产线语言在该实验条件下，厚度从55nm增至60nm时，最优烧结温度约上移5-10°C。这一斜率仅供同体系浆料参考，换浆料后需重新标定。

接触电阻率的数据也印证了这一点

条件ρc中位数55nm SiNx + 800°C3.2 mΩ·cm²60nm SiNx + 805°C2.8 nbsp;mΩ·cm²60nm SiNx + 810°C2.0 mΩ·cm²

温度越高，接触越好——但前提是不能越过"烧穿钝化层"的那条线。

机理蚀刻坑的"大小"是关键

ISFH用SEM给出了一个非常清晰的判断标准

直径 > 1μm的蚀刻坑多晶硅被完全去除，钝化层被破坏 →Voc掉

直径 < 1μm的蚀刻坑多晶硅未被完全去除，钝化层完好 →接触电阻降，Voc不变

ISFH的原话是"一定数量的小尺寸蚀刻坑是形成良好接触的必要条件。直径1μm以下的蚀刻坑似乎对钝化质量没有影响。"

产线判断标准蚀刻坑不是越少越好，也不是越多越好——小尺寸、适量分布才是目标。如果显微镜下看到大量>1μm的大坑，说明温度太高或SiNx太薄，钝化已经在受损了。

产线能用什么？

1. SiNx厚度不是越薄越好，也不是越厚越好

40nm以下，银浆烧穿钝化层，Voc崩；80nm以上，银浆烧不透，接触电阻飙近600倍。

2. 厚度和温度是"配对"的

换了SiNx厚度，烧结温度必须跟着调。ISFH的数据给了一个参考在该实验条件下，每增加5nm SiNx，峰值温度约上调5-10°C——但换浆料后需重新标定。

3. 蚀刻坑是"窗口"指标

用SEM看蚀刻坑的尺寸和密度，就能判断当前的厚度-温度组合是否在窗口内。大量>1μm的大坑→温度太高或膜太薄；几乎没有蚀刻坑→温度太低或膜太厚，接触可能有问题。

4. 背膜厚度还管着"外观良率"，也管着浆料选型

前面三点讲的，都是厚度怎么通过银浆烧穿或烧不透，影响接触电阻和FF。但产线上，背面SiNx的厚度，管的远不止电性能这一件事。

实际量产里，背面SiNx的管控厚度一般在70-85nm区间——这比ISFH论文里的50-60nm"接触最佳区间"要厚一截。原因不复杂论文测的是它那套POLO结构、配特定浆料下的"纯接触最优"；而产线要同时兼顾钝化、接触和膜色均匀，取了更厚、更稳的区间。更关键的是，产线商用浆料的玻璃料体系与ISFH实验浆料不同，能烧穿的SiNx厚度窗口也不同。

厚度一变，折射率就变，膜层的干涉色跟着变。偏薄或偏厚，片子上就会出现色差、异色这类外观降级，直接拉低外观良率。这反过来给银浆厂提了个硬要求浆料必须匹配背膜的工艺窗口，而不是让背膜去迁就某一款浆料。厚度和温度要配对，浆料和膜厚也要配对——产线是个系统，不是单点调试。

论文没说的三件事

POLO与TOPCon的关系。这篇ISFH用的POLO接触，本质是超薄氧化层+掺杂多晶硅（poly-Si/SiOx），和现在产线TOPCon背面结构基本一致，结论可直接迁移。POLO是ISFH提出的学术命名，TOPCon是工业界通用术语，两者结构同源。

银浆型号会影响"穿透深度"。不同银浆的玻璃料成分不同，能烧穿的SiNx厚度也不同。ISFH的50-60nm是基于特定浆料的结果，换了浆料可能需要重新标定。

长期可靠性没涉及。小蚀刻坑在25年户外老化中会不会扩展成大坑？湿热环境下界面会不会进一步退化？论文没答。

和JA Solar 2016拼在一起看维度JA Solar 2016ISFH 2022应用场景正面SiNx减反膜（ARC）背面SiNx覆盖层（capping layer）关注点SiNx的化学组成（Si/N比）SiNx的物理厚度核心变量SiH/NH气比SiNx厚度 + 烧结温度失效模式Si/N比偏了→玻璃料黏度失衡→接触电阻高厚度不对→烧穿或烧不透解决方向调气比到最佳区间厚度和温度配对调整共同机理玻璃料与SiNx的反应动力学决定接触质量玻璃料与SiNx的穿透深度决定接触质量

两篇拼在一起，才是正膜和背膜工艺的完整画像化学成分决定"能不能接触好"，物理厚度决定"接触的时候会不会伤到下面"。

镀膜Si/N比动一下，Rs飙了，FF垮了，效率崩了

给一线的提醒排效别只盯poly

两篇论文拼完，回到咱们自己的产线。一线排效（排查效率损失）的时候，工程师的习惯动作是先盯背面poly的厚度、掺杂量、隧穿氧化层厚度——这些对FF、Voc的影响机制清楚，是标准排查项。但背面SiNx覆盖层，常常被当成"钝化层/外观层"一笔带过，很少有人往"接触电阻"上想。

ISFH这篇的价值，恰恰是把这个被忽视的变量拉回台面背膜厚度不对，银浆烧不透或烧穿，FF一样垮。下次排效遇到"poly参数都没动、FF却莫名其妙掉了"的情况，别只绕着poly转，回去看看背膜厚度和烧结温度是不是还配着对。正膜和背膜，从来都是一条链上的两环。

值得注意的是，ISFH的实验基于传统烧结工艺。当前产线广泛采用的LECO技术，可通过后步激光/电流优化接触，在一定程度上降低了对烧结温度-厚度配对的敏感度——但背膜厚度仍是基础窗口，不能忽视。

投个票

评论区聊聊——你遇到过"换了SiNx厚度、FF突然垮了"的情况吗？后来是怎么调回来的？

参考文献

Min B. et al., AIP Conf. Proc. 2487, 020014 (2022) (DOI: 10.1063/5.0089239)Chen X.Y. et al., Solar Energy 126 (2016) 105–110 (DOI: 10.1016/j.solener.2016.01.001)

原文标题:SiNx太薄，银浆烧穿Poly层，太厚接触电阻飙升600倍ISFH揭示破解思路